Cray-3 / SSS - Cray-3/SSS
O Cray-3 / SSS (Sistema Super Escalável) foi um projeto pioneiro de supercomputador maciçamente paralelo que ligou um Cray-3 de dois processadores a uma nova unidade de processamento SIMD baseada inteiramente na memória principal do computador . Posteriormente, foi considerado um add-on para a série Cray T90 na forma do T94 / SSS, mas não há evidências de que isso tenha sido construído.
Projeto
O projeto SSS começou depois que um engenheiro do Supercomputing Research Center (SRC), Ken Iobst, percebeu uma nova maneira de implementar um computador paralelo. Os projetos anteriores massivamente SIMD, como as Connection Machines , consistiam em um grande número de elementos de processamento individuais consistindo em um processador simples e alguma memória local. Os resultados que precisavam ser transmitidos de elemento a elemento foram transmitidos aos links de rede em velocidades relativamente lentas. Esse era um sério gargalo na maioria dos projetos paralelos, o que limitava seu uso a certas funções em que essas interdependências podiam ser reduzidas.
A ideia de Iobst era usar o hardware super-rápido de dispersão / coleta do Cray-3 para mover os dados em vez de usar uma rede separada. Isso ofereceria pelo menos uma ordem de magnitudes melhor desempenho do que sistemas baseados em hardware "commodity". Melhor ainda, a máquina ainda incluiria uma CPU Cray-3 completa, permitindo que a máquina como um todo use instruções SIMD ou vetoriais, dependendo das particularidades do problema.
Agora, tudo o que restou foi a escolha de um processador. Como o Cray-3 já tinha um processador vetorial para computação pesada, os próprios processadores SIMD poderiam ser consideravelmente mais simples, lidando apenas com as instruções mais básicas. É aqui que o conceito de SSS era verdadeiramente único; como o problema com a maioria das máquinas SIMD era a movimentação de dados, Iobst sugeriu que os processadores fossem integrados aos próprios chips SRAM .
A memória é normalmente organizada dentro dos chips de RAM em um formato de linha / coluna, com um controlador no chip lendo os dados solicitados do chip em paralelo entre as linhas, em seguida, montando os resultados em palavras de 32 ou 64 bits para processamento pela CPU . No conceito SSS, os chips também seriam equipados com uma série de computadores de bit único operando em uma coluna específica de todas as linhas ao mesmo tempo - isso significava que os processadores poderiam acessar dados em velocidades muito altas, cerca de 100x mais rápido do que normal. Adicione a isso a velocidade da "rede" implementada pelo hardware de dispersão / coleta, e o sistema pode ser dimensionado para tamanhos consideravelmente maiores do que os sistemas SIMD existentes.
Cada processador pode aceitar dois comandos a cada 200 nanossegundos, para uma taxa de ciclo efetiva de 100 ns (10 MHz). Um sistema totalmente equipado com 1.024.000 processadores teria uma capacidade de processamento agregada de 32 TFlops.
Construção
Em agosto de 1994, a NSA contratou a Cray Computer Corporation (CCC) para construir um projeto de processador de 512.000 com 2.048 processadores por chip de RAM. A National Semiconductor foi selecionada para produzir o projeto da Iobst, onde Mark Norder e Jennifer Schrader modificaram o projeto e o prepararam para produção.
A primeira metade da máquina, com 256.000 processadores, foi executada pela primeira vez em 2 de março de 1995.
(Em 24 de março de 1995, a Cray Computer Corp 'entrou com uma petição voluntária nos termos do Capítulo 11 do Código de Falências dos Estados Unidos.)