Nível lógico - Logic level
Em circuitos digitais , um nível lógico é aquele de um número finito de estados que um sinal digital pode habitar. Os níveis lógicos são geralmente representados pela diferença de tensão entre o sinal e o terra , embora existam outros padrões. A faixa de níveis de tensão que representa cada estado depende da família lógica que está sendo usada.
Lógica de 2 níveis
Na lógica binária, os dois níveis são lógico alto e lógico baixo , que geralmente correspondem aos números binários 1 e 0, respectivamente. Sinais com um desses dois níveis podem ser usados em álgebra booleana para projeto ou análise de circuito digital.
Estado ativo
O uso do nível de tensão mais alto ou mais baixo para representar qualquer um dos estados lógicos é arbitrário. As duas opções são ativo alto e ativo baixo . Os estados ativo-alto e ativo-baixo podem ser misturados à vontade: por exemplo, um circuito integrado de memória somente leitura pode ter um sinal de seleção de chip que é ativo-baixo, mas os bits de dados e de endereço são convencionalmente ativo-alto. Ocasionalmente, um projeto lógico é simplificado invertendo a escolha do nível ativo (consulte as leis de De Morgan ).
| Nível lógico | Sinal ativo-alto | Sinal ativo baixo |
|---|---|---|
| Lógico alto | 1 | 0 |
| Baixo lógico | 0 | 1 |
O nome de um sinal ativo baixo é historicamente escrito com uma barra acima dele para distingui-lo de um sinal ativo alto. Por exemplo, o nome Q , lido "Q bar" ou "Q not", representa um sinal ativo baixo. As convenções comumente usadas são:
- uma barra acima ( Q )
- uma barra inicial (/ Q)
- um prefixo ou sufixo n minúsculo (nQ ou Q_n)
- um # final (Q #), ou
- um sufixo "_B" ou "_L" (Q_B ou Q_L).
Muitos sinais de controle na eletrônica são sinais ativos-baixos (geralmente linhas de redefinição, linhas de seleção de chip e assim por diante). Famílias lógicas, como TTL, podem absorver mais corrente do que podem fornecer, portanto, o fanout e a imunidade a ruído aumentam. Ele também permite a lógica OR com fio se as portas lógicas forem coletor aberto / dreno aberto com um resistor pull-up. Exemplos disso são o barramento I²C e a rede de área do controlador (CAN), e o barramento local PCI .
Alguns sinais têm um significado em ambos os estados e a notação pode indicar isso. Por exemplo, é comum ter uma linha de leitura / escrita designada R / W , indicando que o sinal é alto no caso de uma leitura e baixo no caso de uma escrita.
Níveis lógicos de tensão
Os dois estados lógicos são geralmente representados por duas tensões diferentes, mas duas correntes diferentes são usadas em alguma sinalização lógica, como a interface de loop de corrente digital e a lógica do modo de corrente . Limites alto e baixo são especificados para cada família lógica. Quando abaixo do limite baixo, o sinal é "baixo". Quando acima do limite alto, o sinal é "alto". Os níveis intermediários são indefinidos, resultando em um comportamento de circuito altamente específico de implementação.
É comum permitir alguma tolerância nos níveis de tensão usados; por exemplo, 0 a 2 volts pode representar a lógica 0 e 3 a 5 volts a lógica 1. Uma tensão de 2 a 3 volts seria inválida e ocorreria apenas em uma condição de falha ou durante uma transição de nível lógico. No entanto, poucos circuitos lógicos podem detectar tal condição, e a maioria dos dispositivos interpretará o sinal simplesmente como alto ou baixo de uma maneira indefinida ou específica do dispositivo. Alguns dispositivos lógicos incorporam entradas de gatilho Schmitt , cujo comportamento é muito melhor definido na região de limite e têm maior resiliência a pequenas variações na tensão de entrada. O problema do projetista do circuito é evitar circunstâncias que produzam níveis intermediários, para que o circuito se comporte de maneira previsível.
| Tecnologia | Tensão L | Tensão H | Notas |
|---|---|---|---|
| CMOS | 0 V a 1/3 V DD | 2/3 V DD para V DD | V DD = tensão de alimentação |
| TTL | 0 V a 0,8 V | 2 V a V CC | V CC = 5 V ± 10% |
Quase todos os circuitos digitais usam um nível lógico consistente para todos os sinais internos. Esse nível, no entanto, varia de um sistema para outro. A interconexão de quaisquer duas famílias lógicas frequentemente exigia técnicas especiais, como resistores pull-up adicionais ou circuitos de interface especialmente desenvolvidos, conhecidos como deslocadores de nível. Um deslocador de nível conecta um circuito digital que usa um nível lógico a outro circuito digital que usa outro nível lógico. Freqüentemente, dois shifters de nível são usados, um em cada sistema: um driver de linha converte de níveis de lógica interna em níveis de linha de interface padrão; um receptor de linha converte de níveis de interface para níveis de tensão interna.
Por exemplo, os níveis de TTL são diferentes daqueles de CMOS . Geralmente, uma saída TTL não sobe alto o suficiente para ser reconhecida de forma confiável como uma lógica 1 por uma entrada CMOS, especialmente se for conectada apenas a uma entrada CMOS de alta impedância de entrada que não forneça corrente significativa. Este problema foi resolvido pela invenção da família de dispositivos 74HCT que usa tecnologia CMOS, mas níveis lógicos de entrada TTL. Esses dispositivos funcionam apenas com uma fonte de alimentação de 5 V.
Lógica de 3 níveis
Na lógica de três estados , um dispositivo de saída pode estar em um dos três estados possíveis: 0, 1 ou Z, com o último significando alta impedância . Este não é um nível lógico, mas significa que a saída não está controlando o estado do circuito conectado.
Lógica de 4 níveis
A lógica de 4 níveis adiciona um quarto estado, X ("não importa"), o que significa que o valor do sinal não é importante e é indefinido. Isso significa que uma entrada é indefinida ou um sinal de saída pode ser escolhido para conveniência de implementação (ver mapa de Karnaugh § Não se preocupe ).
Lógica de 9 níveis
O IEEE 1164 define 9 estados lógicos para uso em automação de projeto eletrônico . O padrão inclui sinais fortes e fracos, alta impedância e estados desconhecidos e não inicializados.
Células multinível
Em dispositivos de armazenamento de estado sólido, uma célula multinível armazena dados usando várias tensões. O armazenamento de n bits em uma célula exige que o dispositivo distinga de forma confiável 2 n níveis de tensão distintos.
Codificação de linha
Os códigos de linha digital podem usar mais de dois estados para codificar os dados com mais eficiência. Os exemplos incluem codificação MLT-3 e variantes de modulação de amplitude de pulso usadas pela Ethernet moderna .