National Semiconductor PACE - National Semiconductor PACE
O IPC-16A PACE da National Semiconductor , abreviação de "Processing and Control Element", foi o primeiro microprocessador comercial de 16 bits de chip único , anunciado no final de 1974. Era uma implementação de chip único de seu IMP de cinco chips do início de 1973 Arquitetura -16 , que por sua vez foi inspirada no minicomputador Data General Nova . Ao IMP-16 básico, o PACE adicionou um novo modo operacional, "modo byte", que era útil para trabalhar com dados de 8 bits como texto ASCII .
Implementado em pMOS , como era comum na época, exigia três tensões de alimentação e um clock externo com sinal suficiente para acionar a lógica interna. Isso normalmente era fornecido pelo chip STE. A maioria dos sistemas PACE também exigia o chip BTE para converter os sinais de tensão interna mais altos em níveis TTL usados pelo resto do sistema. Seu endereço multiplexado e pinos de dados também exigiam lógica adicional.
Embora a National Semiconductor tivesse contratos de segunda fonte com a Signetics e a Rockwell Semiconductor , nenhuma das empresas produziu o projeto PACE. O PACE foi seguido pelo INS8900 , que tinha a mesma arquitetura, mas foi implementado em nMOS . Esta versão facilitou a interface elétrica e também corrigiu vários bugs na lógica do PACE e aumentou a velocidade em cerca de 50%.
Descrição
Fisica
O PACE foi embalado em um pacote dual in-line (DIP) de 40 pinos , originalmente em cerâmica.
Como era baseada na lógica pMOS , a série PACE exigia três tensões de alimentação, + 5V, + 8V e -12V. O nível de + 8 V normalmente era fornecido por meio de eletrônicos simples alimentados pela linha de + 5 V, reduzindo assim a complexidade do fornecimento de energia . O chip era normalmente acionado usando um clock externo de 750 nanossegundos (1,33 MHz) usando o chip System Timing Element, STE, para produzir sinais com a força necessária.
Como era baseado em pMOS operando em três tensões, a interface do sistema com dispositivos comuns trabalhando em níveis de + 5V [lógica transistor-transistor | TTL]] não era trivial. Por esta razão, os sistemas que usam o PACE normalmente incluem um Elemento Transceptor Bidirecional, BTE. Isso funcionou em conjunto com o BTE para produzir um conjunto completo de sinais de barramento em tensões TTL que poderiam então ser usados para fazer interface facilmente com a maioria dos dispositivos contemporâneos como SRAM . Isso ainda exigia dispositivos usando endereçamento, como a memória principal , para travar o endereço entre os ciclos.
Design interno
O IMP-16 da National Semiconductor foi inspirado no Data General Nova, mas tinha várias diferenças em seu ISA. Entre eles estava o manuseio dos quatro registradores do processador de 16 bits . Na Nova, os dois primeiros registradores, AC0 e AC1, eram acumuladores e usados para a maioria das operações aritmáticas e lógicas básicas.
Embora o PACE funcionasse a uma velocidade de clock relativamente rápida para a época, a arquitetura do conjunto de instruções (ISA) foi implementada usando microcódigo e o barramento multiplexado exigia dois ciclos para cada acesso à memória. Como resultado, uma instrução típica demorava cerca de 12 a 30 microssegundos para ser concluída, tornando-a quase a mesma velocidade dos processadores contemporâneos de 8 bits, como o Intel 8080 . Isso ainda proporcionava uma vantagem ao trabalhar com dados maiores, por exemplo, em uma biblioteca de ponto flutuante , pois aquela única instrução poderia processar o dobro de dados em uma única operação.
Notas
Referências
Citações
Bibliografia
- IPC-16A PACE , folha de dados da National Semiconductor, Bitsavers (06-01-2018)
- Abramovitz, Bob; Enger, Janice; Ingraham, Curtis; Jacobson, Susanna; McGuire, Patrick (1981). Manual do microprocessador de 16 bits Osborne . Osborne / McGraw-Hill. ISBN 0-931988-43-8.