UNIVAC LARC - UNIVAC LARC
O UNIVAC LARC , abreviação de Livermore Advanced Research Computer , é um computador mainframe projetado de acordo com um requisito publicado por Edward Teller para executar simulações hidrodinâmicas para projetos de armas nucleares . Foi um dos primeiros supercomputadores .
O LARC suportava multiprocessamento com duas CPUs (chamadas de Computadores ) e um Processador de entrada / saída (E / S) (chamado de Processador ). Duas máquinas LARC foram construídas, a primeira entregue a Livermore em junho de 1960 e a segunda à David Taylor Model Basin da Marinha . Ambos os exemplos tinham apenas um computador , portanto, nenhum LARC multiprocessador foi criado.
As CPUs LARC foram capazes de realizar adição em cerca de 4 microssegundos, correspondendo a cerca de 250 kIPS de velocidade. Isso o tornou o computador mais rápido do mundo até 1962, quando o IBM 7030 conquistou o título. O 7030 começou como a entrada da IBM no concurso LARC, mas Teller escolheu o Univac mais simples em vez do design mais arriscado da IBM.
Descrição
O LARC era um computador mainframe decimal com 48 bits por palavra . Usou-se bi-quinário decimais codificados aritmética com quatro bits por dígitos , que permitem a 11 dígitos números assinados . As instruções tinham 48 bits, uma por palavra. Cada dígito na máquina tinha um bit de paridade para verificação de erro , o que significa que cada palavra ocupava 60 bits (48 bits para dados com 12 bits para verificação de paridade ). A configuração básica tinha 26 registradores de propósito geral e poderia ser expandida para 99 registradores de propósito geral. Os registradores de uso geral tiveram um tempo de acesso de um microssegundo.
O LARC pesava cerca de 115.000 libras (58 toneladas curtas; 52 t).
A configuração básica tinha um computador e o LARC podia ser expandido para um multiprocessador com um segundo computador .
O processador é uma CPU independente (com um conjunto de instruções diferente do computador ) e fornece controle para 12 a 24 unidades de armazenamento de tambor magnético , quatro a quarenta unidades de fita UNISERVO II , dois gravadores de página eletrônicos (uma câmera de filme de 35 mm voltada para um cátodo tubo de raios), uma ou duas impressoras de alta velocidade e um leitor de cartões perfurados de alta velocidade.
O LARC usava bancos de memória centrais de 2.500 palavras cada, alojados em quatro bancos por gabinete de memória. A configuração básica tinha oito bancos de núcleo (dois gabinetes), 20.000 palavras. A memória pode ser expandida para um máximo de 39 bancos de núcleo (dez gabinetes com um banco vazio), 97.500 palavras. A memória central tinha um bit de paridade em cada dígito para verificação de erros, resultando em 60 bits por palavra de memória. A memória central teve um tempo de acesso de 8 microssegundos e um tempo de ciclo de 4 microssegundos. Cada banco operava de forma independente e poderia iniciar um novo acesso em qualquer ciclo de 4 microssegundos quando ainda não estivesse ocupado. Ao intercalar adequadamente os acessos a bancos diferentes, a memória poderia sustentar um tempo de acesso efetivo de 4 microssegundos em cada acesso (por exemplo, acesso de instrução em dados de um banco em outro).
O barramento de transferência de dados conectando os dois computadores e o processador à memória central foi multiplexado para maximizar o rendimento; cada ciclo de barramento de 4 microssegundos foi dividido em oito intervalos de tempo de 500 nanossegundos:
- Processador - instruções e dados
- Computador 1 - instruções
- Computador 2 - dados
- I / O DMA Synchronizer - dados
- Não usado
- Computador 2 - instruções
- Computador 1 - dados
- I / O DMA Synchronizer - dados
O sistema de memória central reforça um sistema de intertravamentos e prioridades para evitar o acesso simultâneo do mesmo banco de memória por várias seções do sistema (os computadores , processador e sincronizador de I / O DMA ) sem conflitos ou deadlocks . Um banco de memória fica indisponível por um ciclo de 4 microssegundos após ser endereçado por qualquer seção do sistema. Se outra seção tentar endereçar o mesmo banco de memória durante esse tempo, ela será bloqueada e deverá aguardar, então tente novamente no próximo ciclo de 4 microssegundos. Para evitar bloqueios e tempos limite no sistema de E / S, as seguintes prioridades são aplicadas:
- I / O DMA Synchronizer - mais alto
- Processador
- Computador s - mais baixo
Se uma seção de prioridade mais alta é bloqueada em um ciclo de 4 microssegundos, quando ela tenta novamente no próximo ciclo de 4 microssegundos, todas as seções de prioridade mais baixa são impedidas de iniciar um novo ciclo naquele banco de memória até a seção de prioridade mais alta completou seu acesso.
O LARC foi construído usando transistores de barreira de superfície , que já eram obsoletos quando o primeiro sistema foi entregue. O LARC era um computador muito rápido para a época. Seu tempo de adição foi de 4 microssegundos, o tempo de multiplicação foi de 8 microssegundos e o tempo de divisão foi de 28 microssegundos. Foi o computador mais rápido em 1960-61, até que o IBM 7030 assumiu o título.
Veja também
Referências
Leitura adicional
- Lukoff, Herman (1979). De Dits a Bits: Uma história pessoal do computador eletrônico . Portland, Oregon, EUA: Robotics Press. ISBN 0-89661-002-0. LCCN 79-90567 .
links externos
- Margaret R. Fox Papers, 1935–1976 , Charles Babbage Institute , University of Minnesota. a coleção contém relatórios, incluindo o relatório original sobre o ENIAC, UNIVAC e muitos relatórios de atividades internos do National Bureau of Standards (NBS); memorandos e histórias do SEAC, SWAC e DYSEAC; instruções de programação para UNIVAC, LARC e MIDAC; avaliações e divulgações de patentes relevantes para computadores; descrições do sistema; discursos e artigos escritos por colegas de Margaret Fox.
- Modelo de computador automático universal LARC
- Manuais e documentação do LARC